【摘要】针对目前不同芯片和设备之间接口电平标准不一样的问题,设计了一种多接口电平输出频率综合器。通过锁相环芯片产生1.6 GHz～3.2 GHz频段的信号,利用并行转串行芯片将锁相环产生的信号降频到FPGA能处理的频段,FPGA进行相应分频输出目标频率,最后通过电平转换电路调节信号的共差模电压实现目标电平输出。选择LVPECL、LVDS和+7 dBm 3种典型电平进行测试,测试结果表明,系统输出频率稳定,误差达到0.025%,转换电平的电压值误差最大为3.268 mV,满足系统设计要求。
【关键词】
《建筑知识》 2015-05-12
《中国医疗管理科学》 2015-05-12
《中国医疗管理科学》 2015-05-12
《中国医疗管理科学》 2015-05-12
《中外医疗》 2015-07-06
《重庆高教研究》 2015-06-30
《中国果菜》 2015-07-08
《重庆高教研究》 2015-06-26
010-56259535
关注中教数据库
Copyright © 2013-2016 ZJHJ Corporation,All Rights Reserved
个人中心
退出
发表评论
登录后发表评论 (已发布 0条)点亮你的头像 秀出你的观点